华为首款逻辑折叠芯片麒麟 9050Pro 通过将两颗不同芯片精密对接，在面积缩小的同时大幅提升了晶体管密度
<iframe width="100%" height="580" frameborder="0" src="https://open.douyin.com/player/video?vid=7702058296164863259" autoplay="0" referrerpolicy="unsafe-url" allowfullscreen></iframe>[*]解剖麒麟折叠芯片
[*]作者与业内人士合作，将麒麟 9050Pro 芯片切开并在电子显微镜下观察，完成了三维建模还原。拆解发现，去除封装后的芯片面积比上一代平面麒麟芯片更小。这是因为它采用了类似 “大平层改复式楼” 的设计，将两枚实际展开总面积约 241mm 的芯片折叠，从而在制程不变的前提下大幅提升了晶体管密度。
[*]揭秘芯片折叠结构
[*]普通平面逻辑芯片的有效区域极薄，而麒麟 9050Pro 内部则是一个更为立体的纳米城市。它由两层上下颠倒的晶体管器件迎面键合而成，通过约 5000 万个百纳米级的细小铜柱实现垂直互联通信与供电。 此外，为了解决下层芯片离基板较远的问题，芯片内部打了近 10 万根 TSV（硅通孔）铜柱直贯正中。虽然这些 “擎天巨柱” 会占用下层芯片约 8% 的有效面积，但相比双层芯片总体的空间收益，这样的面积开销依然非常划算。
[*]拆解上下层芯片布局
[*]麒麟 9050Pro 对每个功能模块几乎都做了垂直拆分。上层芯片主要保留各模块的计算核心，下层芯片则在对应区域配置缓存与部分控制器。以 CPU 为例，其采用了 9 核 16 线程架构，通过垂直映射缓存来降低时延和功耗。 根据官方论文数据，逻辑折叠后的 CPU 在等性能实际基准测试中，相同负载下的功耗相比前代平面结构芯片大幅下降了 41%，而 GPU 与 NPU 的功耗更是分别下降了 58% 与 66%。
[*]剖析芯片低功耗奥秘
[*]空间上的折叠不仅换来更高的晶体管密度，还实现了时间上的缩微。不同于 AMD X3D 仅限于特定区域的局部堆叠，麒麟 9050Pro 改变了整个逻辑与存储单元的布局。原来漫长的平面数据传输路径，现在可以通过垂直的键合铜柱直接抵达，相当于在数据搬运时开启了 “传送门”。 这种用空间换时间的设计，使得关键路径的线长大幅缩短，单个处理模块的时钟布线也得以精简，从而在根本上降低了芯片的总功耗。
[*]探究垂直互联密度
[*]折叠芯片的垂直互联并非没有成本，键合铜柱的密度需要在性能与制造成本间找到平衡。如果密度太低，降低时延的效果有限；若太高，工艺难度和成本又会急剧增加。 目前，麒麟 9050Pro 的键合铜柱间距约为 1.5 微米，这已经是非常先进的封装工艺。相比之下，英伟达 H100 的内存堆叠键合间距约为 29 微米，AMD X3D 则约为 9 微米。华为在论文中也表示，预计未来三年将进一步缩小间距，实现更密集的垂直互连。
[*]解析混合键合工艺
[*]要实现如此精密的铜铜直联，需要极其严苛的混合键合工艺。首先要在两枚芯片表面预先制作二氧化硅与铜柱的混合结构，且铜柱高度需略低于水平界面 3~5 纳米。 随后，对表面进行等离子体清洗与活化并精密对接，使二氧化硅在氢键作用下率先融为一体。接着将晶圆加温至 300~400°C，让铜柱受热膨胀接触融合，最后降温退火完成 “焊接”。在极小的芯片上形成数千万乃至上亿个精密铜柱，对晶圆对准、应力控制及翘曲形变等都带来了巨大的制造挑战。
[*]揭秘芯片能量耗散
[*]节省下来的计算时间可以用来交换更高的频率、更小的电压以及更低的能耗。芯片的总功耗由静态功耗和动态功耗组成，正常工作时以动态功耗为主，大量运算会使其猛增。 根据能量守恒定律，数字芯片消耗的电力几乎全部会转化为热量。因此，通过逻辑折叠技术降低芯片的总功耗，不仅能提升设备的续航能力，还能有效减少芯片的发热量，从而缓解高集成度带来的散热压力。
[*]你是不是也很好奇，这种 “大平层改复式楼” 的折叠设计，在实际使用中发热和散热表现到底怎么样？
页:
[1]