高速信号为什么跑不远？Retimer 重定时器：AI 服务器主板上不起眼的信号修复芯片

步步糕升

导语

      拆开一台 AI 服务器主板，CPU、GPU 大家都很熟悉。但在芯片之间长长的高速走线上，每隔一段距离，就会看到一颗指甲盖大小的芯片。它既不做运算，也不存储数据，唯一的工作就是接收已经变形失真的高速电信号，把信号清洗修复，再重新发送出去，它就是Retimer 重定时器。

     很多人会有直觉疑问：电信号在铜线当中接近半光速，几十厘米距离对于光速来说几乎不值一提，为什么到了 PCIe5.0、PCIe6.0 时代，高速信号跑几十厘米就开始失真，必须依靠重定时器中继？

本文从铜线传输的物理限制讲起，通俗解析趋肤效应、介电损耗、码间干扰、眼图，区分 Redriver 信号放大器与 Retimer 重定时器的本质差别，结合 AI 服务器真实硬件场景，展望 PCIe7.0 时代铜互联与光互联的演进方向。

提示：本文属于硬件技术科普，不构成投资、采购建议。

一、高速串行信号，铜线传输的物理枷锁

PCIe 是服务器内部最重要的高速互联总线。PCIe5.0 单通道速率达到 32GT/s，一个比特的时间间隔仅 31.25 皮秒。电信号在电路板上每纳秒大约前进 15 厘米，换算下来，一条 30 厘米的 PCB 走线上，可以同时挤下 60 多个比特，比特和比特之间挨得极近。

数字方波本质是大量不同频率正弦波叠加而成：低频部分决定波形大体轮廓，高频分量决定信号陡峭的上升、下降边沿。传输速率越高，信号包含的高频成分就越多。但电路板铜箔和板材对高频信号极不友好，三大损耗叠加在一起，让信号越跑越变形。

1. 趋肤效应 高频交流电不会均匀流过铜导线整个截面，电流只会集中在导体表层极薄区域。16GHz 高频条件下，电流仅在铜箔表面约 0.5 微米薄层流动。而 PCB 铜箔表面为了增强和板材粘合，本身就是凹凸粗糙的，电流被迫沿着坑洼表面绕行，等效电阻进一步变大，信号损耗加剧。高端高速服务器主板，会特意使用表面平滑的低轮廓铜箔来缓解该问题。
2. 介质介电损耗 普通 FR‑4 电路板基材由玻璃纤维与环氧树脂压制而成。高频信号穿过板材时，材料内部分子随电场反复翻转振动，能量转化为热量被消耗，频率越高损耗越严重。 同时玻纤编织结构会带来信号偏差：差分信号线一根压在玻纤束上，另一根落在缝隙，两根线传播速度不一致，高速场景下微小时差就会造成采样出错。高端服务器会选用昂贵的低损耗板材降低该影响。
3. 反射与串扰损耗 走线换层过孔、连接器位置会造成阻抗突变，一部分信号能量被反射回去，干扰后续比特。大量高速走线紧密并行，彼此之间产生串扰噪声。

PCIe5.0 规范整条链路总插入损耗预算约 36dB。36dB 意味着：发送端 1V 电压的信号，抵达接收端只剩下约 16mV。扣除芯片封装、连接器损耗之后，留给主板 PCB 走线的安全距离，仅仅只有三十多厘米。一旦走线超过这个距离，信号就会严重劣化，无法正确识别 0 和 1。

二、码间干扰与眼图：看懂信号是如何 “坏掉” 的

信号不单单是幅度变小，更致命的是波形畸变。高频分量被大量损耗，信号上升、下降边沿变得平缓，前一个比特的波形拖出长长的尾巴，干扰后面比特的判决，这个现象叫做码间干扰（ISI）。 举个例子：连续传输多个 “1” 之后突然发送一个 “0”，前序信号拖尾影响下，电压降不下去，接收端就会把 0 误判成 1。

硬件工程师用眼图观测信号质量：把成千上万个比特波形对齐时间轴叠加绘制。理想干净信号中间会留出一块空白窗口，外形如同睁开的眼睛，接收端就在 “眼睛” 中间位置采样判决 0/1。 走线越长、速率越高，噪声和干扰越严重，“眼睛” 就会慢慢闭合。眼睛彻底闭上，就代表链路已经无法可靠通信。

三、硬件三层补救手段：均衡、PAM4 调制、信号中继芯片

1、均衡技术：发送端预加重 + 接收端 CTLE、DFE

既然电路板会吃掉高频分量，工程师就在收发两端做补偿，统称为均衡：

• 发送端预加重：信号电平发生跳变瞬间，主动加大高频分量的驱动强度；连续不变比特降低驱动，经过走线衰减之后，到达接收端波形尽量恢复平整。
• 接收端 CTLE（连续时间线性均衡）：放大被削弱的高频部分。副作用是噪声、串扰的高频成分同样会被同步放大。
• DFE 判决反馈均衡：利用已经正确识别出来的前序比特，计算出它产生的拖尾干扰，直接从当前信号当中把干扰减掉。优点不会放大噪声；缺点，如果前一个比特判错，错误会向后传递扩散。

PCIe 链路启动时，收发芯片会执行链路训练，来回调试预加重、均衡参数，找到这套链路最优配置，之后才正式传输业务数据。

2、PAM‑4 调制，不提升频率也能翻倍带宽

到 PCIe6.0，想要带宽再翻倍，如果继续沿用老的 NRZ 高低电平编码，频率直接翻倍到 32GHz，PCB 损耗会直接扛不住。 于是采用PAM‑4 脉冲幅度调制：不再只有高、低两个电压档位，而是划分四档电平，同一个时间窗口可以同时传递 2bit 数据。带宽翻倍，但信号跳变频率维持 16GHz 不变。 代价：同样总电压范围分成四档，相邻电平之间的间距压缩为原来 1/3，信号抗噪声能力大幅下降。所以 PCIe6.0 虽然带宽翻倍，但是链路损耗预算反而收紧至 32dB，传输距离并没有变长，容错空间反而更小。配套增加轻量级前向纠错 FEC，用来应对误码，但 FEC 不能太重，PCIe 对延迟非常敏感PCI-SIG。

3、中继芯片：Redriver 放大器 vs Retimer 重定时器

均衡、调制手段做到极限之后，如果走线距离依旧超出预算，就必须在链路中间增加中继芯片，市面上分为 Redriver 和 Retimer 两大类，二者能力差距巨大。

表格

项目	Redriver（信号放大器）	Retimer（重定时器）
核心能力	模拟放大信号，附带简单均衡	完整接收‑时钟恢复‑重新生成全新信号
时钟数据恢复 CDR	无	内置 CDR，从信号中提取时钟，重新采样 0/1 比特
协议感知	不参与 PCIe 链路训练	完整参与两端链路训练，前后两段链路独立调参
噪声处理	信号、噪声一起放大，噪声抖动会向后累积	旧链路噪声抖动全部清零，输出全新干净信号
延迟	极低	增加数纳秒～十几纳秒延迟
成本功耗	低	更高

通俗比喻：

• Redriver 相当于把失真的声音音量调大，杂音噪音也跟着一起放大；
• Retimer 相当于听完整段录音，听懂全部文字内容，再重新录制一份干净无杂音的版本再发送出去。

PCIe 规范允许一条链路上最多串联两颗 Retimer。它把一条长链路切分成多段，每一段都可以享用完整的损耗预算，等效大幅拉长高速信号可以跑通的物理距离。

四、AI 服务器内部真实硬件场景

一台 8 卡 AI 服务器，CPU 需要同时连接多块 GPU、网卡、高速 SSD。GPU、加速卡分散在不同子板、转接板，连接器、背板带来额外损耗，链路长度经常突破原生 PCIe 距离上限。 因此很多 AI 服务器每一路 PCIe 高速链路上，都会部署 Retimer 重定时器芯片。

除 Retimer 芯片之外，行业还有多种配套方案：

1. 选用更高等级低损耗 PCB 板材，硬件成本显著抬升；
2. 放弃板上走线，改用高速线缆，同等距离下线缆损耗优于 PCB 走线；
3. 将 Retimer 集成在有源电缆接头内部，做成有源线缆，用于板间、机箱内部长距离互联；
4. 跨机柜长距离，就切换光模块光互联。

当前 Retimer 主流供应商：Astera Labs 占据市场主要份额，博通、Marvell 也有对应产品；国内澜起科技已经实现 PCIe5.0/6.0 重定时器量产，进入海内外 AI 服务器供应链上海证券报...。 重定时器不光做信号修复，还内置链路监控能力，可以实时采集眼图质量、误码统计，提前预判链路故障风险。

五、PCIe7.0 以及未来：铜互联的尽头，走向线缆与光学

PCIe7.0 标准速率达到 128GT/s，继续使用 PAM‑4 调制，奈奎斯特频率提升至 32GHz。按照物理规律，频率越高，趋肤效应和介质损耗越严重，铜线能够稳定传输的距离会进一步缩短。

行业未来的演进方向：

1. Retimer 重定时器会更加普及，并且向靠近芯片的位置摆放；
2. 板上 PCB 走线会越来越短，大量高速信号转移到高速有源线缆；
3. 短距离机柜内部继续保留铜互联优势；跨机柜长距离逐步走向光互联，也就是前面聊过的 CPO 共封装光学。

机柜内部一两米的范围，铜缆方案在功耗、成本、可靠性上依旧有很强竞争力，并不会被光纤立刻全面取代；光互联优先解决跨机柜长距离的瓶颈。

六、常见认知误区澄清

1. 误区：电信号接近光速，所以高速信号想传多远就传多远。 纠正：不是信号传播速度慢，是高频下电路板带来波形畸变、码间干扰，比特互相干扰，接收端分辨不出 0 和 1。
2. 误区：Redriver 和 Retimer 功能差不多，都是放大信号。 纠正：Redriver 只是放大包含噪声的原始信号；Retimer 会识别数据比特，重新生成干净信号，噪声抖动全部清零，并且参与 PCIe 协议链路训练，二者本质完全不同Texas Inst...。
3. 误区：PAM‑4 编码可以无限增加传输距离。 纠正：PAM‑4 只是提升单位符号携带比特数量，电压档位间距变小，抗干扰能力下降，不会增加安全传输距离。
4. 误区：用上 Retimer，PCIe 信号就可以无限制无限拉长。 纠正：规范对单条链路 Retimer 芯片数量有限制，同时每一段子链路依然要遵守损耗预算，不是可以无限堆叠。
5. 误区：有重定时器就不需要考虑 PCB 板材、走线设计。 纠正：Retimer 是补救手段，优秀的硬件设计依旧要控制走线长度、选用低损耗板材，不能完全指望芯片兜底。

文末总结

高速铜线互联有残酷的物理天花板：频率越高，趋肤效应、介质损耗、码间干扰就越严重，信号跑不远不是因为电子跑得慢，而是波形被电路板不断破坏。

工程师的三层应对手段：收发端均衡补偿、PAM‑4 调制提升带宽、中继芯片 Redriver/Retimer 做信号修复。其中 Retimer 重定时器，相当于高速链路的 “录音重放站”，把失真的信号重新还原生成干净波形，是现在 AI 多 GPU 服务器里面不可或缺的小芯片。

随着 PCIe7.0 时代到来，PCB 铜走线的距离上限进一步压缩。未来硬件架构会走向 “短 PCB 走线 + 有源线缆 + 短距离铜互联 + 长距离光互联” 的混合形态，铜和光不是简单替代，而是按照距离分工协作。